هواوي تتحدى قانون مور.. هل يفتح “قانون تاو” مرحلة جديدة في صناعة المعالجات؟

تسعى شركة هواوي الصينية إلى إحداث تحول في صناعة أشباه الموصلات عبر طرح مفهوم جديد يحمل اسم “قانون تاو للتوسع”، في محاولة لتجاوز القيود التي فرضها قانون مور، والذي ظل لعقود المعيار الأساسي لتطور المعالجات الإلكترونية.

ومنذ أن صاغ غوردون مور، المؤسس المشارك لشركة إنتل، قانونه الشهير عام 1965، اعتمدت شركات تصنيع الرقائق على مبدأ مضاعفة عدد الترانزستورات داخل المعالج كل عامين تقريبًا، وهو ما أسهم في رفع القدرة الحاسوبية مع تصغير حجم الشرائح باستمرار.

لكن هواوي ترى أن هذا النهج يقترب من حدوده التقنية، خاصة مع وصول أحجام الترانزستورات إلى مستويات متناهية الصغر، ما دفعها إلى تطوير رؤية جديدة تعتمد على تحسين التعاون بين عدة شرائح بدلاً من الاكتفاء بتقليص حجمها.

ويقود هذا التوجه فريق شركة هاي سيليكون التابعة لهواوي، والمتخصصة في تصميم الرقائق، حيث كشفت رئيسة الشركة تينغبو هي عن مفهوم “قانون تاو” خلال ندوة أقيمت في شنغهاي، مؤكدة أن الشركة تستعد للكشف عن معالجات جديدة تعتمد هذه التقنية خلال الأشهر المقبلة.

بديل لتجاوز العقوبات

جاء تطوير هذا النهج في ظل القيود الأمريكية التي تمنع هواوي من الاستفادة من أحدث تقنيات تصنيع الرقائق لدى شركة TSMC التايوانية، ما أجبرها على الاعتماد على الإمكانات المتاحة لدى شركة SMIC الصينية.

وبدلاً من التركيز على زيادة عدد الترانزستورات داخل شريحة واحدة، يعتمد “قانون تاو” على ربط عدة معالجات معًا لتعمل كوحدة واحدة، مع تحسين سرعة التواصل بينها باستخدام تقنية أطلقت عليها هواوي اسم Logic Folding، وهو ما يرفع القدرة الحاسوبية دون الحاجة إلى تصنيع شرائح بأحجام أصغر.

وتركز هذه التقنية بصورة خاصة على تطبيقات الذكاء الاصطناعي، حيث تسمح بتشغيل عدد كبير من الشرائح بشكل متزامن لتسريع عمليات التدريب ومعالجة البيانات.

لماذا يواجه قانون مور تحديات؟

يرى خبراء الصناعة أن قانون مور أصبح يواجه عقبات متزايدة، بعدما اقتربت أحجام الترانزستورات من الحدود الفيزيائية الممكنة، إذ وصلت أحدث عمليات التصنيع إلى معمارية 3 نانومترات، بينما تستعد بعض الشركات للانتقال إلى 1.4 نانومتر، وهو مستوى يقترب من الأبعاد الذرية.

ومع استمرار تعقيد عمليات التصنيع وارتفاع تكلفتها، بدأت شركات التكنولوجيا في البحث عن حلول بديلة تعتمد على تطوير بنية المعالجات بدلاً من الاكتفاء بتصغيرها.

نتائج أولية واعدة

وبحسب الدراسة التي نشرتها هواوي، فإن التصميم الجديد رفع كثافة الترانزستورات إلى نحو 238 مليون ترانزستور لكل مليمتر مربع مقارنة بنحو 155 مليونًا في التصاميم التقليدية، كما أدى إلى زيادة الأداء بنسبة تصل إلى 41% بفضل الجمع بين الطباعة ثلاثية الأبعاد وتقنية Logic Folding.

كما أشارت دراسة صادرة عن مورغان ستانلي إلى أن هذه المقاربة قد تمنح شرائح 7 نانومترات أداءً يقترب من أداء الشرائح المصنعة بمعماريات أصغر، وهو ما قد يقلل الفجوة التقنية التي تواجهها الشركات الصينية.

تشكيك في النتائج

ورغم هذه المؤشرات، لا يحظى المشروع بإجماع داخل قطاع أشباه الموصلات، إذ يرى بعض المتخصصين أن الأرقام التي أعلنتها هواوي قد تعكس طريقة مختلفة لاحتساب كثافة الترانزستورات، وليس زيادة فعلية في الأداء.

ويعتقد خبراء أن الشركة اعتمدت على تكديس طبقات الدوائر الإلكترونية فوق بعضها، وهو ما قد يؤدي إلى احتساب بعض العناصر أكثر من مرة، وبالتالي فإن الزيادة المعلنة في الكثافة لا تعني بالضرورة تحقيق قفزة مماثلة في الأداء الفعلي.

ومع ذلك، يرى مراقبون أن تجربة هواوي تمثل محاولة جادة لإعادة التفكير في مستقبل تصميم المعالجات، خاصة في ظل تباطؤ وتيرة التطور التقليدي وصعوبة الاستمرار في تصغير الترانزستورات وفق النهج الذي حكم الصناعة طوال العقود الماضية.